Logic-timing simulation and the degradation delay model /
Lưu vào:
| Tác giả chính: | Bellido, Manuel J., 1964- |
|---|---|
| Đồng tác giả: | Juan Chico, Jorge., Valencia, Manuel. |
| Định dạng: | Sách |
| Ngôn ngữ: | English |
| Nhà xuất bản: |
London :
Imperial College Press,
c2006.
|
| Chủ đề: | |
| Truy cập trực tuyến: | Table of contents only |
| Từ khóa: |
Thêm từ khóa
Không có từ khóa, Hãy là người đầu tiên đánh dấu biểu ghi này!
|
Tài liệu tương tự
-
Silicon VLSI technology : fundamentals, practice, and modeling /
theo: Plummer, James D.
Nhà xuất bản: (2000) -
Electromigration in ULSI Interconnections /
theo: Tan, Cher Ming, 1959-
Nhà xuất bản: (2010) -
Understanding semiconductor devices /
theo: Dimitrijev, Sima, 1958-
Nhà xuất bản: (2000) -
Analysis and design of analog integrated circuits /
theo: Gray, Paul R.
Nhà xuất bản: (2009) -
Circuit analysis /
theo: Whitehouse, John E.
Nhà xuất bản: (1997)
