Bản tài liệu: Logic-timing simulation and the degradation delay model /

Lưu vào:

Hiển thị chi tiết
Tác giả chính:	Bellido, Manuel J., 1964-
Đồng tác giả:	Juan Chico, Jorge., Valencia, Manuel.
Định dạng:	Sách
Ngôn ngữ:	English
Nhà xuất bản:	London : Imperial College Press, c2006.
Chủ đề:	Timing circuits. Integrated circuits > Very large scale integration. Metal oxide semiconductors, Complementary.
Truy cập trực tuyến:	Table of contents only
Từ khóa:	Thêm từ khóa Không có từ khóa, Hãy là người đầu tiên đánh dấu biểu ghi này!

Table of contents only